(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頭公园番号

特開2000-101803 (P2000-101803A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.'

國別配号

FΙ

•

テーマコート*(参考)

H04N 1/19

1/028

H04N 1/04

102 5C051

1/028

A 5C072

容査 前求 未 前求 前求項の 致 7 OL (全 9 頁)

(21) 出顾番号

(22) 出願日

特頤平10-271751

平成10年9月25日(1998.9.25)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 小塚 関

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100065385

弁理士 山下 額平

Fターム(参考) 50051 AA01 BA04 DA03 DB01 DB08

DB09 DC03 DE02 DE03 DE12

EA03

50072 AA01 BA02 EA05 EA07 FB08


FB23 TA05

(54)【発明の名称】 光電変換装置、及びそれを用いたイメージセンサ/及びそれを用いた画像入力システム

(57) 【要約】

【課題】 新規にコントロール端子を設けることなく、 光電変換装置の解像度切り換えを実現する新規な構成を 提案することにより、多機能でかつ安価な光電変換装置 を提供することを課題とする。

【解決手段】 外部から入力されるクロック信号及びスタート信号により動作を制御する光電変換装置において、前記クロック信号及び前記スタート信号の入力を用いて解像度を制御する解像度制御信号を生成する解像度制御信号生成手段を有することを特徴とする。



【特許請求の範囲】

【請求項1】 外部から入力されるクロック信号及びス タート信号により動作を制御する光電変換装置におい

前記クロック信号及び前記スタート信号の入力を用いて 解像度を制御する解像度制御信号を生成する解像度制御 信号生成手段を有することを特徴とする光電変換装置。

【請求項2】 前記解像度制御信号生成手段は、前記ス タート信号のパルス幅を変えることにより、前記解像度 制御信号を生成することを特徴とした請求項1に記載の10る。 光電変換装置。

【請求項3】 前記解像度制御信号生成手段は、少なく とも2種類以上の解像度制御信号を生成することを特徴 とする請求項1又は2に記載の光電変換装置。

【請求項4】 外部から入力されるクロック信号及びス タート信号により動作を制御する光電変換装置を複数実 装したイメージセンサにおいて、

前記光電変換装置は、前記クロック信号及び前記スター ト信号の入力を用いて解像度を制御する解像度制御信号 を生成する解像度制御信号生成手段を有することを特徴 20 き、各フォトセル101b~1011からの信号を10 とするイメージセンサ。

【請求項5】 前記解像度制御信号生成手段は、前記ス タート信号のパルス幅を変えることにより、前記解像度 制御信号を生成することを特徴とした請求項4に記載の イメージセンサ。

【請求項6】 前記解像度制御信号生成手段は、少なく とも2種類以上の解像度制御信号を生成することを特徴 とする請求項4又は5に記載のイメージセンサ。

クロック信号とスタート信号を出力する ことにより光電変換装置の動作を制御する光電変換装置 30 駆動手段と、前記クロック信号及び前記スタート信号の 入力を用いて解像度を制御する解像度制御信号を生成す る解像度制御信号生成手段とを備える光電変換装置を具 備する画像入力システムにおいて、

前記光電変換装置駆動手段は、解像度切り換え信号を入 力する光電変換装置駆動パルス変調手段を備えることを 特徴とする画像入力システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、解像度切り換え機 40 能を有する1次元、及び2次元の光電変換チップにスタ・ ート信号入力端子及びクロック信号入力端子を設けた光 電変換装置及び、それを複数実装した密着型イメージセ ンサ、及びそれを用いた画像読み出しシステムに係わる ものである。

[0002]

【従来の技術】近年、一次元の光電変換装置の分野にお いては、縮小光学系を用いたCCDや、複数の半導体光 センサチップをマルチ実装した、等倍系を用いた密着型 イメージセンサの開発が積極的に行われており、ユーザ 50 6 $extit{p}$ 所(光電変換装置の電源電圧入力端子 $extit{VDD}$, $extit{GN}$

が利用条件にあわせて粗密の解像度を切り換えて、画像 を読みとることができる密着型イメージセンサも提案さ れている。

【0003】図7は特開平5-227362号公報に提 案されている密着型イメージセンサ用集積回路の回路図 である。この従来技術においては、イメージセンサチッ プにコントロール端子(125)を設け、その端子にユ ーザが、HiまたはLoの信号を入力することにより、 シフトレジスタを制御し、解像度を切り換えるものであ

【0004】図7に掲げる密着型イメージセンサについ て概略を説明すると、スタートパルスSIと、クロック パルスCLKとをシフトレジスタ群104に供給する。 スタートパルスSIによってシフトレジスタ群104a が起動されると、その出力はNORゲート121aおよ びANDゲート120aを通ってチャンネルセレクトス イッチ103aに入力され、これをオンにしフォトセル 1 a からの信号を信号ライン107 a に取り出す。他の シフトレジスタ104b~104fも順次起動してい 7a、107bに出力する。

【0005】ここで、コントロール信号入力端子125 にコントロール信号Hiが入力されると、アナログスイ ッチ110a, 110b、122a, 122bが切り替 えられ、画像出力端子111に例えば、16ドット/ミ リの読み取り密度で画像信号が得られる。また、コント ロール信号入力端子125にコントロール信号Loが入 力されると、アナログスイッチ110aが常にオン状態 となり、画像出力端子111にはフォトセル101aか ら1011全体の半分の8ドット/ミリの読み取り密度 で画像信号が得られる。

【0006】つまり、センサIC上のフォトセル101 aから1011は常に全数が動作しているが、外部に出 力画像信号を取り出す際に、コントロール信号によって 一部を間引いて出力させることができる。そのため、画 像信号の電圧レベルは常に一定となり、該イメージセン サ後段の画像処理回路の構成は従来のもので対応が可能 となる、ことが記載されている。

[0007]

【発明が解決しようとする課題】しかしながら、上記従 来の密着型イメージセンサは、複数のチップを実装基板 上にマルチ実装するため、上記の従来技術を用いること により製造コストが高くなるという問題がある。

【0008】すなわち、1つは、解像度切り換えに必要 な端子の数が増加し、ワイヤーボンディング工程が増加 するため、眩イメージセンサがコストアップするという 問題である。

【0009】従来技術の例をあげると、最低でも、チッ プと外部との信号伝達に必要な端子は、1チップあたり

10

特開2000-101803 (P2000-101803A)

3

D, 光電変換装置1チップのスタートパルス入力端子S I, CLK, 次チップのスタートパルス入力端子SIに 接続されるスタートパルス出力端子SO、画像信号を出 力する出力端子SIG)が必要であり、仮に15チップ を1列にマルチ実装とすると、計90ヵ所のワイヤボン ディングが必要である。これに、上記従来技術を用いる 場合は、解像度切り換えに必要なコントロール端子が、 更に1チップあたり1ヵ所のワイヤボンディングが追加 されるとすると、合計105ヵ所のワイヤボンディング が必要となる。

【0010】また、実装基板上の配線が増加するため、 コントロール端子が無い場合に比べて実装基板が大きく なることは避けられず、さらには、実装基板上に新たに コントロール端子の配線を設けることにより生じるコス トアップもある。

【0011】従って、従来技術を用いて密着型イメージ センサの解像度切り換えを実現する場合は、解像度切り 換えが無い場合と比較して、製造コストが高くなってし まうという問題は避けられない。

【0012】 (発明の目的) 本発明の目的は、上記従来 20 技術に示すようなコントロール端子を設けることなく光 電変換装置の解像度切り換えを実現する新規な構成を提 案するものであり、かつ、多機能でかつ安価な光電変換 装置を提供することにある。

[0013]

【課題を解決するための手段】上記の問題を解決するた めに、本発明の光電変換装置は、外部から入力されるク ロック信号及びスタート信号により動作を制御する光電 変換装置において、前記クロック信号及び前記スタート 信号の入力を用いて解像度を制御する解像度制御信号を 30 生成する解像度制御信号生成手段を有することを特徴と

【0014】また、本発明のイメージセンサは、外部か ら入力されるクロック信号及びスタート信号により動作 を制御する光電変換装置を複数実装したイメージセンサ において、前記光電変換装置は、前記クロック信号及び 前記スタート信号の入力を用いて解像度を制御する解像 度制御信号を生成する解像度制御信号生成手段を有する ことを特徴とする。

ロック信号とスタート信号を出力することにより光電変 換装置の動作を制御する光電変換装置駆動手段と、前記 クロック信号及び前記スタート信号の入力を用いて解像 度を制御する解像度制御信号を生成する解像度制御信号 生成手段とを備える光電変換装置を具備する画像入力シ ステムにおいて、前記光電変換装置駆動手段は、解像度 切り換え信号を入力する光電変換装置駆動パルス変調手 段を備えることを特徴とする。

【0016】(作用)本発明は、光電変換装置の動作制 御に必要不可欠なクロック信号とスタート信号を用いて ₅₀ 子18から出力される。

解像度切り換えの制御信号を生成するため、コントロー ル端子を設けることなく、解像度切り換え機能を有す る。

[0017]

【発明の実施の形態】以下、本発明の実施形態を図面を 用いて説明する。

【0018】 (実施形態1) 図1は、本発明の実施形態 1における光電変換装置内の光電変換素子を含む1チッ プの回路プロック図である。

【0019】図1において、光電変換素子を含む光電変 換チップは、外部からクロックパルスを入力するクロッ ク (CLK) 入力端子1及び、スタートパルスを入力す るスタートパルス (SP) 入力端子 2、解像度に応じた 制御信号を生成する信号生成回路3、及びその制御信号 を出力する信号線 (ΦM) 4、シフトレジスタ6、シフ トレジスタを作動させるタイミングを発生させるタイミ ング発生回路 5、光電変換する受光素子アレイ 7、各々 の光電変換素子の出力を取り出す出力端子18から構成 されている。

【0020】つぎに、本実施形態の動作を説明する。

【0021】光電変換装置を作動させるため、光電変換 素子の外部からスタートパルス (SP) 入力端子2を介 してスタートパルスを、またクロック (CLK) 入力端 子1を介してクロックパルスを、それぞれタイミング発 生回路5を通じてシフトレジスタ6に供給する。シフト レジスタ6は、クロックに応じて信号をシフトする。

【0022】また、上記スタートパルス及びクロック は、信号生成回路3にも入力される。ここで、スタート パルスはユーザの選択により希望の解像度に応じたパル ス幅で入力され、該入力パルス幅により制御信号のよが HiまたはLoとなる。信号生成回路3で生成された制 御信号 øuは、信号線 4を介して、シフトレジスタ 6 に 供給される。このシフトレジスタ6に供給される制御信 号については、図2を用いて後述する。

【0023】さらに、本実施形態のシフトレジスタ6 は、クロックに応じて1ビットずつシフトする回路であ ればよく、さらに進めて、例えば、シフトレジスタプロ ックから構成されたもの等を用いることも考えられ、具 体的に8画素分1プロックであるシフトレジスタブロッ 【0015】さらに、本発明の画像入力システムは、ク 40 クから構成されている場合には、高解像度の時では1画 素1ビット、低解像度の時では2画素加算により2画素 1ビットで、光電変換素子の光電荷を読み出している。 なお、この際に容量分割加算方式を用いることができ、 これについては、例えば、特開平4-4682号公報に 開示されている。

> 【0024】また、受光素子アレイ7では、不図示のホ トダイオード等の受光素子において光電変換により生成 された信号電圧がシフトレジスタ6からの読み出しパル スによって、時系列的にシリアルに読み出され、出力端

【0025】図2は、図1に示した信号生成回路3の等 価回路図であり、図3は、図2に示した信号生成回路3 のタイミングチャートである。

5

【0026】図中の8及び9は、信号生成回路3内部の 遅延回路である。本回路は、図3に示すA点のパルス波 を得るために用いるものであり、スタートパルスのダウ ンエッジから一定時間経過時にA点をHiにして、その ときのクロックのHiまたは、Loを検出し、解像度制 御信号を制御する。

図3のタイミングチャートを用いて、図中のA点での波 形を得るべくピックアップしたa点からe点での波形を 交えながら説明する。

【0028】また、本実施形態においては、例えば、遅 延回路8の遅延時間を約200nsec、遅延回路9の 遅延時間を約100nsecとしており、クロックは5 00nsecとしてあり、スタートパルスは解像度に応 じて、パルス幅を変えて光電変換装置に入力する。

【0029】 信号生成回路3に入力されたスタートパル スは、a点では遅延回路8によって、まず200ns遅20 示する。 延され、b点ではさらに遅延回路9によって100ns 遅延される。 c 点では、NAND回路により a 点及び b 点によりbと同時に立ち上がり、また、a点と同時に立 ち下がる。e点ではc点と逆になり、したがって、AN D回路を経過したA点においては、スタートパルスの立 ち下がりに対して、遅延回路8の遅延時間後に立ち上が り、遅延回路9のパルス幅で立ち下がるパルスが生成さ れる。

【0030】このA点のパルスで、バッファを経過した クロックパルスをスイッチ回路でサンプリングし、その 30 ときの値をキャパシタに保持して、制御信号ouを出力

【0031】したがって、信号生成回路3に入力したス タートパルスSPは、A点においては、スタートパルス のダウンエッジ時から、遅延回路8の遅延時間経過後 に、遅延回路9の遅延時間に値するパルス幅のパルスが 生成される。

【0032】すなわち、A点では、スタートパルスのダ ウンエッジに対して、一定期間に立ち上がるから、その パルスの位置は、スタートパルスのダウンエッジを制御 40 することにより変化させることが可能となるため、クロ ックをHiの時にサンプリングするか、Loの時にサン プリングするかによって解像度制御信号の状態を制御す ることが可能となる。具体的には、サンプリング時にク ロックがLoの場合には、図2中のキャパシタによって 制御信号をLoに維持し、一方、クロックがHiの場合 には、やはり、キャパシタによって、該信号をHiにす

【0033】つぎに、上記信号は、シフトレジスタ6に 供給されて、受光素子アレイ7と接続する走査線19に 50 おいて、たとえば、高解像度時には、走査線1本ずつ順 次読み出していくが、低解像度時には、隣接する2つの 走査線を1組として読みだし、続いて次の1組を読みだ す構成をとり、これにより解像度切り換えをする。

【0034】なお、本実施形態における遅延回路8、及 び9は、抵抗と容量を用いたCRの遅延回路を用いてい るが、同様の結果が得られるような、例えばインバータ を複数段設けた遅延回路でも構わない。さらに、本実施 形態においては、遅延回路1の遅延時間を約200ns 【0027】つぎに、信号生成回路3の動作について、 10 ec、遅延回路2の遅延時間を約100nsecとして いるが、クロックパルスの周期に応じて定めればよくこ の数値に限定されるものでない。

> 【0035】さらに、本実施形態1においては、受光素 子アレイ7は例えば、Loの時には、600dpiの解 像度で形成されているが、解像度の変換信号の切り替え により、該制御信号をHiにしたときは、300dpi の解像度を選択して信号を読み出すことが可能な構成と なっている。

> 【0036】解像度制御信号と解像度の関係を以下に例

[0037]

解像度制御信号

解像度

Lo

600dpi 300dpi

なお、本実施形態は、他の手段を用いてスタートパルス とクロックから [ハイレベル/ローレベル] の信号を任 意に生成する手段を用いても良く、この実施形態に限定 されるものではない。また、解像度についても、「ハイ レベル/ローレベル] に [600dpi/300dp

i] の例を示したが、例えば、[400dpi/200 dpi]の解像度でも同様に適用できる。また、上記に 掲げた解像度数は例示であり、ユーザ等の目的にあわせ て任意に設定ができる。

【0038】さらには、密着型イメージセンサに用いる 光電変換装置のみならず、エリアセンサの解像度制御に 本発明を適用することも可能である。

【0039】(実施形態2)図4は本発明の実施形態2 における光電変換装置の回路プロック図であり、図5は 信号生成回路のタイミングチャートである。

【0040】図4において、本実施形態は、光電変換素 子を含む光電変換チップは、外部からクロックパルスを 入力するクロックCLK入力端子1及びスタートパルス を入力するスタートパルスSP入力端子2、解像度に応 じた制御信号を生成する信号生成回路3'、及びその信 号を読み出す2種類の信号線(Φ_{HI}) 10、(ϕ_{HZ}) 11、クロックパルスに応じて順次信号をシフトするシフ トレジスタ6、シフトレジスタ6を作動させるタイミン グを発生させるタイミング発生回路5、光電変換のため の受光素子アレイ7から構成されている。

【0041】以下、本実施形態の動作について説明す

8

る。

【0042】まず、上記実施形態1と同様に、スタートパルス、クロックパルスが、信号生成回路3°に供給され、信号生成回路3°に入力されるスタートパルスは、解像度に応じてそのパルス幅を変えて光電変換装置に入力する。

7

【0043】本実施形態2においては、信号生成回路3'は、スタートパルスがHiの期間に入力されるクロックパルスの数によって解像度切り換え信号を生成することにより、4種類の解像度切り換え信号を出力し、シフトレジスタ6に入力する。

【0044】ここで、シフトレジスタ6は、特に限定されるものでなく、上記実施形態1と同様に例えば、8画素1ブロックであるシフトレジスタブロックから構成されている場合に、この4種類の解像度を解像度1から4とすれば、解像度1の時では1画素1ビット、解像度2の時では2画素加算により2画素1ビット、解像度3の時では4画素加算により4画素1ビット、解像度4の時では8画素加算により8画素1ビットで、信号を読み出している。

【0045】また、受光素子アレイ7では、不図示のホトダイオード等の受光素子において光電変換により生成された信号電圧がシフトレジスタから読み出しパルスによって時系列的にシリアルに読み出され出力端子18から出力される。

【0046】図5は各々の解像度におけるクロックパルスCLK、スタートパルスSP、及び制御信号 (ΦM 1、ΦM2) のタイミングチャートである。

【0047】前述の通り、スタートパルスは、解像度に応じてそのパルス幅を変えて入力するため、スタートパルスのパルス幅により入力されるクロックの数が異なり、それに応じて制御信号 ϕ_{HI} 、 ϕ_{HZ} が、デコーダ等を用いることにより、それぞれHi またはLo となるよう

にする。制御信号 ϕ_{M1} 、 ϕ_{M2} の変化によって、たとえば、シフトレジスタ6を制御し、受光素子アレイ7において光電変換された電圧を、走査線19を解像度1の場合には1本ごとに、解像度2の場合には、2本1組として、解像度3の場合には、3本1組として、解像度4の場合には、4本1組として読み出すことにより解像度切り換えを実現している。なお、本実施形態においては、図4に示した光電変換装置をセラミック実装基板上に30チップマルチ実装して密着型イメージセンサを形成している。

【0048】ここで、制御信号端子を各々の光電変換装置に設けた場合、2本の信号線を実装基板上に設ける必要が生じるため、従来では、実装基板幅は10mm必要であったのに対し、本実施形態の光電変換装置を用いた場合には、コントロール端子125等の不要な端子を取り除くことにより、8mm幅の実装基板上に実装可能であった。また、本発明により、制御信号端子を各々の光電変換装置に設けた場合に対して、スタートパルス、及びクロックパルスの入力端子2本ずつを、実施形態1と同様に15チップに設けると考えると、密着型イメージセンサとしてワイヤボンディングの数を60ヵ所少なくすることができ、安価な光電変換装置が実現できることとなる。

【0049】なお、本実施形態においては、受光素子アレイ7は1200 d p i の解像度で形成された例を示しているが、制御信号(Φ M1)、及び制御信号(Φ M2)、により、600 d p i ,300 d p i ,150 d p i の解像度を選択して信号を読み出すことが可能な構成となっている。ただし、解像度の数値は例示であり、これに限定されないことはいうまでもない。

【0050】なお、上記の制御信号と解像度の関係を参考として以下に例示する。

解像度

1 2 0 0 d p i 6 0 0 d P i 3 0 0 d P i 1 5 0 d P i

. [0051]

解像度モード	制御信号		
	ФМ1	ΦM 2	
解像度1	L	L	
解像度2	Н	L	
解像度3	L	H	
解像度4	Н	H	

さらに、本実施形態は、2種類の制御信号により具体的に4種類の解像度を実現しているが、解像度信号の数は例示であり、任意の解像度信号の数によりさらに多くの解像度を得ることも可能であり、将来的には技術進歩により、現在の解像度よりも、さらに高密度の解像度が得られることも考えられ、そのときのユーザの要望に応じた多くの解像度を得ることが想定できる。

【0052】(実施形態3)図6は、実施形態1、または実施形態2において説明した光電変換装置を用いた画像入力システムである。

【0053】本実施形態3の画像読入力システムは、ク

ロック信号とスタート信号を出力することにより光電変換装置の動作を制御する駆動手段14と、該クロック信号と該スタート信号を入力信号として用いて解像度を変換する信号を生成する信号生成手段3または、3'を有する光電変換装置と、光電変換装置に入力するクロック、スタートパルスを変調する上記駆動手段14内部の駆動パルス変調手段15と、光源13から構成されている。

【0054】次に、本実施形態の動作を説明する。

【0055】外部のCPU17から出力される、例えば、2本の信号線から入力される2ビットの解像度切り

()

換え信号を駆動手段14内にある駆動パルス変調手段15を用いてスタートパルスの幅を、例えば、論理回路を 用いてパルス幅を増減させることにより変調する。

【0056】すなわち、駆動パルス変調手段15は、光電変換装置にHi信号を入力するのか、Lo信号を入力するのかによってスタートパルスの幅を調整する。例えば、Hi信号を入力するときには、スタートパルスのパルス幅は短く、Lo信号の場合には、Hi信号に比し、スタートパルスの幅が長く設定され、光電変換装置20に入力される。

【0057】また、駆動手段14においては、他の機能として、例えばCPU17からスキャンを開始させたり、モータ駆動を受けて光源やセンサ駆動等の駆動を行っている。また、光電変換装置20は、実施形態1で説明したものと同一である。

【0058】さらに、光電変換装置20からの出力信号は、信号処理手段16にて、例えば、波形整形、シェーディング補正や、ダーク補正等の処理がなされ、その後、処理がなされた信号はCPU17に接続された接続線によりCPU17に取り込まれる。光源13は、モノクロ画像読み出しの時は、白色光源を、カラー画像読み出しの時は、赤、緑、青の3光源を用いて、対象部に照射する。

【0059】なお、光電変換装置20に入力されるスタートパルスは、駆動パルス変調手段にて、ユーザの選択によりHiまたは、Lo信号によりスタートパルスのパルス幅を変調し入力するため、光電変換装置20は、上記実施形態1及び2において説明した動作が得られ、端子を削減して解像度切り換え手段を有する光電変換装置を有する画像入力システムを実現することができる。

[0060]

【発明の効果】以上示したように、本発明は、クロック信号とスタート信号を入力とする解像度制御信号生成手段を設けているため、上記従来技術で必要であった解像度切り換えのためのコントロール端子が不要となり、解像度切り換え機能を有さない従来の光電変換装置と同様に製造することが可能となるため、その結果、製造コストをアップせずに解像度切り換え機能を付加することが

可能となるため、その効果は絶大である。なお、将来的 に多くの解像度を選択できる光電変換装置を作成するこ とを考慮するとより一層の効果が期待できる。

10

【図面の簡単な説明】

【図1】本発明の実施形態1における光電変換装置の回路プロック図である。

【図2】実施形態1に示した信号生成回路の等価回路図である。

【図3】実施形態1に示した信号生成回路のタイミング チャートである。

【図4】本発明の実施形態2における光電変換装置の回路プロック図である。

【図5】実施形態2に示した信号生成回路のタイミング チャートである。

【図6】本発明の実施形態3における光電変換装置の回路プロック図である。


【図7】従来技術の密着型イメージセンサ用集積回路の 回路図である。

【符号の説明】

- 1 クロック (CLK) 入力端子
- 2 スタートパルス (SP) 入力端子
- 3、3' 信号生成回路
- 4 制御信号線 (ΦM)
- 5 タイミング発生回路
- 6 シフトレジスタ
- 7 受光素子アレイ
- 8 遅延回路(1)
- 9 遅延回路(2)
- 10 制御信号線1 (ΦM1)
- 12 制御信号線2 (ΦM2)
- 13 光源
- 14 駆動手段
- 15 駆動パルス変調手段
- 16 信号処理手段
- 17 CPU
- 18 出力端子
- 19 走査線

(7)

【図1】




- 2:スタートパルス入力電子
- 3:解像度影響信号生成回路
- 4:解除度制御信号線
- 5:タイミング発生回路


【図2】


18:出力地子

19: 走査線




【図3】







【図4】



- 1:クロック入力境子
- 10:解像度切得價母級1
- 2:スタートパルス入力増予 9':解像皮制物信号生成回路
- 11:解像度制御信号線2
- 5:タイミング発生回路
- 18:出力電子 19:定查錄
- 6:シフトレジスタ
- 7:受光な子アレイ

(8)





20

【図6】

1 3: 光源(モノクローorカラー) 14: 枢動手段 15: 枢動パルス変闘手段

住校手段

16:信号処理手段 20:光電変換装置

(9)

【図7】

